PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-160922

(43)Date of publication of application: 21.06.1996

(51)Int.Cl.

G09G 3/36 G02F 1/133 H04N 5/66

(21)Application number: 06-306405

(71)Applicant: FUJITSU LTD

(22)Date of filing:

09.12.1994

(72)Inventor: MINEMURA TOSHIMITSU


SEKIDO SATORU OKAMOTO KAZUHIRO FURUKOSHI YASUTAKE

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To make it possible to continue display with an adequate display mode even if data enable signals are no more supplied to a liquid crystal display device by a disconnection, etc.

CONSTITUTION: The data enable signals DENA indicating that display data is effective are supplied and dot clocks DCLK are counted by a dot counter 141. The count value CNH is reset by a horizontal start pulse HS indicating near the point of the time the activation of the data enable signals DENA. A control signal to a display electrode driving circuit 11 of a liquid crystal display panel 10 is formed in accordance with the dot clocks DLCK and the count value CNH. The count value CNB is stored in a register by the timing of the horizontal start pulse HS and the count value CNH is reset in accordance with the coincidence of the holding value and the count value CNH. The reset is prohibited by a mask circuit 145 before two pieces of the horizontal start pulses HS are formed after the system reset.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-160922

(43)公開日 平成8年(1996)6月21日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 9 G	3/36				
G 0 2 F	1/133	5 0 5			
H 0 4 N	5/66	102 B			

案本請せ 去請せ 請せ頂の粉 4 〇1 (今 7 頁)

		番査請求	未請求 請求項の数4 〇L (全 7 頁)
(21)出願番号	特願平6-306405	(71)出願人	000005223 富士通株式会社
(22)出願日	平成6年(1994)12月9日		神奈川県川崎市中原区上小田中4丁目1番 1号
		(72)発明者	峯村 敏光 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
		(72)発明者	関戸 哲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
		(74)代理人	弁理士 松本 眞吉
			最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57)【要約】

【目的】断線等によりデータイネーブル信号が液晶表示 装置に供給されなくなっても、適当な表示モードで表示 を継続する。

【構成】表示データが有効であることを示すデータイネーブル信号DENAが供給され、ドットクロックDCL Kがドットカウンタ141で計数され、その計数値CN Hが、データイネーブル信号DENAのアクティブ開始 時点付近を示す水平スタートパルスHSでリセットされ、ドットクロックDCLK及び計数値CNHに基づいて液晶表示パネル10の表示電極駆動回路11に対する制御信号が生成され、水平スタートパルスHSのタイミングで計数値CNHがレジスタに保持され、その保持値と計数値CNHとの一致に基づいて計数値CNHがリセットされる。システムリセット後、水平スタートパルスHSが2個生成される迄の間、該リセットがマスク回路145により禁止される。

本発明の一実施例の液晶表示装置を示すプロック図



1

【特許請求の範囲】

【請求項1】 ドットクロックに同期して表示データが 線順次に供給され、該表示データが有効であることを示 すデータイネーブル信号が供給され、該ドットクロック がドットカウンタで計数され、該ドットカウンタの計数 値が、該データイネーブル信号のアクティブ開始時点付 近を示す水平スタートパルスでリセットされ、該ドット クロック及び該ドットカウンタの計数値に基づいて液晶 表示パネルの表示電極駆動回路に対する制御信号が生成 される液晶表示装置において、

該水平スタートパルスのタイミングで該計数値を保持す るレジスタと、

該レジスタの出力値と該計数値との一致を検出する一致 検出回路と、

を有し、該一致検出回路の出力に基づいて該ドットカウ ンタの計数値がリセットされることを特徴とする液晶表 示装置。

【請求項2】 システムリセット後、前記水平スタート パルスが所定個数生成される迄の間、前記一致検出回路 の出力に基づいて前記ドットカウンタの計数値がリセッ 20 シフトレジスタ121の'1'のビットに相当する行の トされるのを禁止するマスク回路、

を有することを特徴とする請求項1記載の液晶表示装 置。

【請求項3】 ドットクロックに同期して表示データが 線順次に供給され、該表示データが有効であることを示 すデータイネーブル信号が供給され、水平同期信号に同 期した水平クロックがラインカウンタで計数され、該ラ インカウンタの計数値が、垂直同期信号の各周期内の最 初の該データイネーブル信号のアクティブ開始時点付近 ウンタの計数値に基づいて液晶表示パネルの走査電極駆 動回路に対する走査行データが生成される液晶表示装置 において、

該垂直スタートパルスのタイミングで該計数値を保持す るレジスタと、

該レジスタの出力値と該計数値との一致を検出する一致 検出回路と、

を有し、該一致検出回路の出力に基づいて該ラインカウ ンタの計数値がリセットされることを特徴とする液晶表 示装置。

【請求項4】 システムリセット後、前記垂直スタート パルスが所定個数生成される迄の間、前記一致検出回路 の出力に基づいて前記ラインカウンタの計数値がリセッ トされるのを禁止するマスク回路、

を有することを特徴とする請求項3記載の液晶表示装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、表示データ有効期間を 示す信号が供給される液晶表示装置に関する。

[0002]

【従来の技術】図4は、この種の従来の液晶表示装置を 示す。液晶表示パネル10のデータ電極及び走査電極に はそれぞれデータ電極駆動回路11及び走査電極駆動回 路12が接続されている。データ電極駆動回路11は、 1 画素の表示データ単位でシフトさせるデータシフトレ ジスタ111と、1行分の表示データを保持するレジス タ112とを備えており、クロックゅ1のタイミングで データシフトレジスタ111をシフトさせて、ドットク 10 ロックDCLKに同期して線順次に供給される表示デー 夕を取り込み、これを1行表示画素数に等しい回数繰り 返した後、データシフトレジスタ111に格納された1 行分の表示データをクロック 62のタイミングでレジス 夕112に移す。

2

【0003】走査電極駆動回路12は、シフトレジスタ 121を備えており、クロック 62のタイミングでシフ トレジスタ121がシフトされ、選択行データD1がシ フトレジスタ121の最下位ビットに取り込まれる。選 択行データD1は、第1行選択期間のみ'1'となり、 走査電極が選択される。

【0004】クロックφ1、φ2及び選択行データD1 は、スタートパルス生成回路13、X制御回路14及び Y制御回路15により生成される。X制御回路14は、 ドットクロックDCLKを計数するドットカウンタ14 1と、その計数値CNH及びドットクロックDCLKに 基づいてクロック φ 1 及び φ 2 を生成するタイミング信 号生成回路142とを備えている。計数値CNHは、ス タートパルス生成回路13からの水平スタートパルスH を示す垂直スタートパルスでリセットされ、該ラインカ 30 Sによりゼロクリアされる。クロック φ 1 は、ドットク ロックDCLKをバッファゲートに通したものであり、 ドットクロックDCLKに同期している。クロック o 2 は、CNH=0のときアクティブになる。

> 【0005】一方、Y制御回路15は、ドットカウンタ 141及びタイミング信号生成回路142に対応したラ インカウンタ151及びタイミング信号生成回路152 と、水平同期信号HCLKを生成する水平クロック生成 回路153とを備えている。水平クロックHCLKは、 水平同期信号*HSYNCが立ち上がった後、ドットク 40 ロックDCLKの立ち上がりからその1周期の間高レベ ルとなる。*は、負パルスであることを示す(以下同 様)。ラインカウンタ151の計数値CNVは、スター トパルス生成回路13からの垂直スタートパルスVSに よりゼロクリアされる。タイミング信号生成回路152 は、CNV=0の間のみ選択行データD1を'1'にす る。

> 【0006】ここで、表示モードが単一の場合には、液 晶表示装置側のスタートパルス生成回路において、水平 同期信号*HSYNCとドットクロックDCLKとによ 50 り水平スタートパルスHSを生成し、垂直同期信号*V

3

SYNCとドットクロックDCLKとにより垂直スター トパルスVSを生成していた。しかし、多くの表示モー ドが採用されてその標準化が追いつかなくなり、表示デ 一夕供給側から、ソフトウエアで設定された表示モード に応じたデータイネーブル信号DENAが供給され、こ れを用いて水平スタートパルスHS及び垂直スタートパ ルスVSがスタートパルス生成回路13で生成されるよ うになってきた。

【0007】水平スタートパルスHSは、データイネー ブル信号DENAがアクティブになった後、ドットクロ 10 ックDCLKの立ち下がりからその1周期の間アクティ ブになる。データイネーブル信号DENAは、水平同期 信号*HSYNCが高レベルの間において、表示モード に応じたドット数に相当する期間、アクティブになる。 垂直スタートパルスVSは、垂直同期信号*VSYNC が高レベルの間の、最初のデータイネーブル信号DEN Aの立ち上がり検出パルスである。

[0008]

【発明が解決しようとする課題】断線等によりデータイ ネーブル信号DENAがスタートパルス生成回路13に 20 供給されなくなると、水平スタートパルスHSがスター トパルス生成回路13で生成されなくなるので、ドット カウンタ141がリセットされず、これによりクロック φ 2 がデータ電極駆動回路 1 1 及び走査電極駆動回路 1 2に供給されなくなり、液晶表示パネル10上の表示が 停止する。

【0009】本発明の目的は、このような問題点に鑑 み、断線等によりデータイネーブル信号が液晶表示装置 に供給されなくなっても、適当な表示モードで表示を継 続することが可能な液晶表示装置を提供することにあ る。

[0010]

【課題を解決するための手段及びその作用】第1発明で は、ドットクロックに同期して表示データが線順次に供 給され、該表示データが有効であることを示すデータイ ネーブル信号が供給され、該ドットクロックがドットカ ウンタで計数され、該ドットカウンタの計数値が、該デ ータイネーブル信号のアクティブ開始時点付近を示す水 平スタートパルスでリセットされ、該ドットクロック及 び該ドットカウンタの計数値に基づいて液晶表示パネル 40 の表示電極駆動回路に対する制御信号が生成される液晶 表示装置において、該水平スタートパルスのタイミング で該計数値を保持するレジスタと、該レジスタの出力値 と該計数値との一致を検出する一致検出回路と、を有 し、該一致検出回路の出力に基づいて該ドットカウンタ の計数値がリセットされる。

【0011】この第1発明によれば、データイネーブル 信号のアクティブ開始時点付近を示す水平スタートパル スでドットカウンタがリセットされる構成の場合に、断 線等によりデータイネーブル信号が液晶表示装置に供給 50 明する。図1は、一実施例の液晶表示装置を示す。図1

されなくなっても、供給されなくなる直前の水平スター トパルスのタイミングでドットカウンタの計数値がレジ スタに保持され、該レジスタの出力値と該計数値との一 致を検出する一致検出回路の出力に基づいてドットカウ ンタの計数値がリセットされるので、適当な表示モード で表示を継続することが可能となる。

【0012】第1発明の第1態様では、システムリセッ ト後、上記水平スタートパルスが所定個数生成される迄 の間、上記一致検出回路の出力に基づいて上記ドットカ ウンタの計数値がリセットされるのを禁止するマスク回 路を有する。この第1態様によれば、システムリセット 直後のレジスタ値に基づくドットカウンタ計数値のリセ ットが禁止されるので、システムリセット直後の瞬間の 表示の乱れを防止できる。

【0013】第2発明では、ドットクロックに同期して 表示データが線順次に供給され、該表示データが有効で あることを示すデータイネーブル信号が供給され、水平 同期信号に同期した水平クロックがラインカウンタで計 数され、該ラインカウンタの計数値が、垂直同期信号の 各周期内の最初の該データイネーブル信号のアクティブ 開始時点付近を示す垂直スタートパルスでリセットさ れ、該ラインカウンタの計数値に基づいて液晶表示パネ ルの走査電極駆動回路に対する走査行データが生成され る液晶表示装置において、該垂直スタートパルスのタイ ミングで該計数値を保持するレジスタと、該レジスタの 出力値と該計数値との一致を検出する一致検出回路と、 を有し、該一致検出回路の出力に基づいて該ラインカウ ンタの計数値がリセットされる。

【0014】この第2発明によれば、垂直同期信号の各 30 周期内の最初のデータイネーブル信号のアクティブ開始 時点付近を示す垂直スタートパルスでラインカウンタが リセットされる構成の場合に、断線等によりデータイネ ーブル信号が液晶表示装置に供給されなくなっても、供 給されなくなる直前の垂直スタートパルスのタイミング でラインカウンタの計数値がレジスタに保持され、該レ ジスタの出力値と該計数値との一致を検出する一致検出 回路の出力に基づいてラインカウンタの計数値がリセッ トされるので、適当な表示モードで表示を継続すること が可能となる。

【0015】第2発明の第1態様では、システムリセッ ト後、上記垂直スタートパルスが所定個数生成される迄 の間、上記一致検出回路の出力に基づいて上記ラインカ ウンタの計数値がリセットされるのを禁止するマスク回 路を有する。この第1態様によれば、システムリセット 直後のレジスタ値に基づくラインカウンタ計数値のリセ ットが禁止されるので、システムリセット直後の瞬間の 表示の乱れを防止できる。

[0016]

【実施例】以下、図面に基づいて本発明の一実施例を説

中、図4と同一構成要素には同一符号を付している。図3は、図1の回路の動作を示すタイミングチャートである。図3中の時間軸は、(A)~(D)は互いに同一スケールであり、(E)~(K)は互いに同一スケールである。

【0017】 X制御回路14Aは、図4のドットカウンタ141及びタイミング信号生成回路142に更に、内部リセット信号生成回路144、マスク回路145及びオアゲート146を備えている。内部リセット信号生成回路144は、断線等によりデータイネーブル信号DE 10 NAが供給されなくなって水平スタートパルスHSがスタートパルス生成回路13で生成されなくなった場合に、水平スタートパルスHSの替わりに用いられる内部リセット信号RESHを生成するためのものである。内部リセット信号RESHは、ドットカウンタ141からの計数値CNHと、データイネーブル信号DENAが有効なときの水平スタートパルスHSとに基づいて生成される。

【0018】内部リセット信号生成回路144の構成例を図2(A)に示す。内部リセット信号生成回路144は、水平スタートパルスHSの立ち上がりのタイミングで計数値CNHを保持するレジスタ20と、レジスタ20の出力値と計数値CNHとの一致を検出する一致検出回路21と、一致検出回路21からの一致検出信号EQを遅延させ内部リセット信号RESHとして出力するディレイ回路22とからなる。

【0019】図3に示す如く、水平スタートパルスHS は、データイネーブル信号DENAがアクティブになっ た後、ドットクロックDCLKの立ち下がりからその1 周期の間アクティブになる。データイネーブル信号DE 30 NAは、水平同期信号*HSYNCが高レベルの間にお いて、ドットクロックDCLKが例えば3回立ち上がっ た後、表示モードに応じたドット数に相当する期間、ア クティブになる。水平スタートパルスHSがオアゲート 146を介し水平リセット信号RHとしてドットカウン タ141のリセット入力端に供給されるので、計数値C NHは、水平スタートパルスHSの立ち上がりに同期し てゼロクリアされる。計数値CNHの最大値Nは、デー タイネーブル信号DENAの1周期の間のドットクロッ クDCLKの個数より1小さい値である。CNH=N は、水平スタートパルスHSの立ち上がり時点でレジス タ20に保持される。次に計数値CNHが0となり、こ れがその後増加してNになると、一致検出信号EQが高 レベルとなり、次いで計数値CNHが0となって一致検 出信号EQが低レベルとなる。ディレイ回路22による 遅延時間は、ドットクロックDCLKの1周期以内であ

【0020】レジスタ20の出力は、システムリセット ルスHSにより計数値CNHがゼロクリアされる。計数 直後にはNになることが保証されない。したがって、こ 値CNHが2回ゼロクリアされると、マスク回路145 のときの内部リセット信号RESHで図1のドットカウ 50 の出力HIが有効になる。水平スタートパルスHSが有

ンタ141がリセットされるのを禁止する必要がある。マスク回路145は、この禁止のためのものであり、その構成例を図2(B)に示す。マスク回路145は、Dフリップフロップ30とDフリップフロップ31とが縦続接続され、Dフリップフロップ31の出力と内部リセット信号RESHとがアンドゲート32に供給され、アンドゲート32から内部水平スタートパルスHIが取り出される。Dフリップフロップ30のデータ入力端Dは、電源供給線VDDに接続され、Dフリップフロップ30及び31のリセット入力端にシステムリセット信号*RESが供給される。

6

【0021】システムリセット信号*RESの負パルスでDフリップフロップ30及び31の非反転出力端Qが'0'となり、次に、水平スタートパルスHSの立ち上がりでDフリップフロップ30の非反転出力端Qが'1'となり、次の水平スタートパルスHSの立ち上がりでDフリップフロップ31の非反転出力端Qが'1'となって、アンドゲート32が開かれ、内部リセット信号RESHが、有効な内部水平スタートパルスHIとしてアンドゲート32から取り出される。

【0022】図1において、Y制御回路15Aは、図4のラインカウンタ151、タイミング信号生成回路152及び水平クロック生成回路153に更に、内部リセット信号生成回路154、マスク回路155及びオアゲート156を備えている。内部リセット信号生成回路154、マスク回路155及びオアゲート156はそれぞれ、内部リセット信号生成回路144、マスク回路145及びオアゲート146と同一構成である。

【0023】垂直スタートパルスVS、水平同期信号HCLK、計数値CNV、内部リセット信号RESV及び内部垂直スタートパルスVIはそれぞれ、水平スタートパルスHS、ドットクロックDCLK、計数値CNH、内部リセット信号RESH及び内部水平スタートパルスHIに対応している。図3に示す如く、垂直スタートパルスVSは、垂直同期信号*VSYNCが高レベルの間の、最初のデータイネーブル信号DENAの立ち上がり検出パルスである。水平同期信号HCLKは、水平クロック生成回路153により生成され、水平同期信号*HSYNCが立ち上がった後、ドットクロックDCLKの立ち上がりからその1周期の間高レベルとなる。

【0024】次に、上記の如く構成された本実施例の動作を説明する。電源投入等により液晶表示装置を含むシステムがリセットされると、マスク回路145及び155がリセットされる。計数値CNHが増加してNになると、スタートパルス生成回路13からの水平スタートパルスHSにより計数値CNHがゼロクリアされる。計数値CNHが2回ゼロクリアされると、マスク回路145の出力HIが有効になる。水平スタートパルスHSが有効になる。水平スタートパルスHSが有

7

効な場合、内部水平スタートパルスHIの立ち上がり時点は水平スタートパルスHSのそれとほぼ同じになり両信号の論理和が水平リセット信号RHとしてドットカウンタ141のリセット入力端Rに供給される。

【0025】同様に、計数値CNVが増加して表示行数になると、スタートパルス生成回路13からの垂直スタートパルスVSにより計数値CNVがゼロクリアされ、計数値CNVが2回ゼロクリアされると、マスク回路155の出力内部垂直スタートパルスVIが有効になる。垂直スタートパルスVSが有効な場合、内部垂直スター 10トパルスVIの立ち上がり時点は垂直スタートパルスVSのそれとほぼ同じになり、両信号の論理和が垂直リセット信号RVとしてラインカウンタ151のリセット入力端Rに供給される。

【0026】断線等により、データイネーブル信号DENAがスタートパルス生成回路13に供給されなくなると、スタートパルス生成回路13からの水平スタートパルスHS及び垂直スタートパルスVSが常に低レベルとなる。しかし、内部リセット信号RESHがマスク回路145及びオアゲート146を介し、水平リセット信号RHとしてドットカウンタ141のリセット入力端に供給され、かつ、内部リセット信号RESVがマスク回路155及びオアゲート156を介し、垂直リセット信号RVとしてラインカウンタ151のリセット入力端に供給されるので、データ電極駆動回路11へのクロックφ2並びに走査電極駆動回路12へのクロックφ2及び選択行データD1が有効となり、液晶表示パネル10上の表示が継続して行われる。

【0027】なお、本発明には外にも種々の変形例が含まれる。例えば、垂直スタートパルスVSと水平スター 30トパルスHSの一方をデータイネーブル信号DENAを用いずに液晶表示装置内で生成し、その垂直スタートパルスVS又は水平スタートパルスHSに対して図4に示すX制御回路14又はY制御回路15を用いる構成であってもよい。また、水平スタートパルスHS及び垂直スタートパルスVSの立ち上がり時点は図3に示す立ち上がり時点から少しシフトしたものであってもよい。

[0028]

【発明の効果】以上説明した如く、第1発明に係る液晶表示装置によれば、データイネーブル信号のアクティブ 40 開始時点付近を示す水平スタートパルスでドットカウンタがリセットされる構成の場合に、断線等によりデータイネーブル信号が液晶表示装置に供給されなくなっても、供給されなくなる直前の水平スタートパルスのタイミングでドットカウンタの計数値がレジスタに保持され、該レジスタの出力値と該計数値との一致を検出する

一致検出回路の出力に基づいてドットカウンタの計数値 がリセットされるので、適当な表示モードで表示を継続 することが可能となるという効果を奏する。

【0029】第1発明の第1態様によれば、システムリセット直後のレジスタ値に基づくドットカウンタ計数値のリセットが禁止されるので、システムリセット直後の瞬間の表示の乱れを防止できるという効果を奏する。第2発明に係る液晶表示装置によれば、垂直同期信号の各周期内の最初のデータイネーブル信号のアクティブ開始時点付近を示す垂直スタートパルスでラインカウンタがリセットされる構成の場合に、断線等によりデータイネーブル信号が液晶表示装置に供給されなくなっても、供給されなくなる直前の垂直スタートパルスのタイミングでラインカウンタの計数値がレジスタに保持され、該レジスタの出力値と該計数値との一致を検出する一致検出回路の出力に基づいてラインカウンタの計数値がリセットされるので、適当な表示モードで表示を継続することが可能となるという効果を奏する。

なる。しかし、内部リセット信号RESHがマスク回路 【0030】第2発明の第1態様によれば、システムリ 145及びオアゲート146を介し、水平リセット信号 20 セット直後のレジスタ値に基づくラインカウンタ計数値 RHとしてドットカウンタ141のリセット入力端に供 のリセットが禁止されるので、システムリセット直後の 給され、かつ、内部リセット信号RESVがマスク回路 瞬間の表示の乱れを防止できるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の一実施例の液晶表示装置を示すブロック図である。


【図2】(A)は内部リセット信号生成回路の構成例を示し、(B)はマスク回路の構成例を示す図である。

【図3】図1の回路の動作を示すタイミングチャートである。

- 30 【図4】従来の液晶表示装置を示すブロック図である。 【符号の説明】
 - 11 データ電極駆動回路
 - 12 走查電極駆動回路
 - 13 スタートパルス生成回路
 - 14、14A X制御回路
 - 15、15A Y制御回路
 - 20 レジスタ
 - 21 一致検出回路
 - 22 ディレイ回路
- 0 30、31 Dフリップフロップ
 - 141 ドットカウンタ
 - 142、152 タイミング信号生成回路
 - 144、154 内部リセット信号生成回路
 - 145、155 マスク回路
 - 151 ラインカウンタ
 - 153 水平クロック生成回路


[図1]


本発明の一実施例の液晶表示装置を示すブロック図



【図2】


(A)は内部リセット信号生成回路の構成例を示し、 (B)はマスク回路の構成例を示す図






【図3】

図1の回路の動作を示すタイミングチャート



【図4】

従来の液晶表示装置を示すブロック図



フロントページの続き

(72)発明者 岡本 和浩

神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

(72)発明者 古越 靖武

神奈川県川崎市中原区上小田中1015番地 富士通株式会社内